ムーアの法則は限界？健在？半導体プロセスの現状と今後の展望【14Å？】

半導体技術はムーアの法則が示すように、ここ数十年の間、指数関数的に技術進展してきました。

この技術革新が、世界経済を長期間にわたって牽引しており、人々の暮らしの質や仕事の生産性を劇的に向上させてきたのは周知の事実です。

ところが、昨今ではムーアの法則は死んだと叫ばれて久しく、コンピューティング業界に不穏な空気が漂っております。

実際のところはどうなのでしょうか？

結論から言うと、まだもうしばらく”音楽は鳴り続ける”と考えられます。

半導体ファウンドリ各社の現状やロードマップを踏まえることで、半導体プロセス技術の未来を照らしだしていきましょう！

1. ムーアの法則とは？
2. 2018年下半期時点での各社の状況
3. ベルギー研究機関imecの楽観的ロードマップ
4. imecが提案する3nm時代以降の次の一手
5. まとめ

ムーアの法則とは？

ムーアの法則とは、トランジスタ（半導体）の集積密度が指数関数的に増加するという経験則であり、インテル創業者の一人でもあるゴードン・ムーアが提唱しました。

その成長速度は、提唱された当初は「一年間に二倍」になるというスピードでしたが、その後は「18か月から24か月で二倍」に変更されました。

2015年の試算ですが、30年前のスパコンと2015年時のiPhoneのスペックは同等であり、30年前に2015年のスマホレベルの性能をもつコンピュータを作るには35億円程度必要であるそうです。

この異常なまでの進化が、ムーアの法則の示すところです。

「1.5～2年で二倍」のペースで成長し続けるものなんて中々ないですよね。

しかし、科学技術に関しては「収穫加速の法則」と呼ばれるものがあり、科学技術の性能の発展は指数関数的なスピードで進化していくという経験則があります。

ムーアの法則は、その最たるものなのですね。

ムーアの法則と収穫加速の法則、またその恩恵については以下の記事をご覧ください。

2018年下半期時点での各社の状況

さて、ムーアの法則の破壊力をご理解いただけたところで、2018年下半期現在の状況を見ていきましょう。

コンピュータの演算能力は、つまるところ半導体の微細加工技術（プロセスルール）に依存しております。

半導体ウェハの製造プロセスを制御できる微細化レベル（分解能）を半導体チップ製造メーカー（ファウンドリ）がしのぎを削って（血みどろになりながら？）争っているのが現状です。

現在の最先端プロセスルールである10nmレベルを達成または目指しているファウンドリは世界広しといえども限られており、なんと以下4社しか存在しません！

・TSMC

・Intel

・SAMSUNG

・GLOBALFOUNDRIES

それでは、各社の状況を見ていきましょう。

TSMC

2018年下半期時点でのトップランナーが台湾のTSMCです。

日本ではあまり馴染みのない会社かもしれませんが、ムーアの法則を現在一社で支えているぐらいの勢いがあり、世界的な影響力は計り知れません。

例えば、新型iPhoneで使われている7nmプロセスルールのチップは、このTSMCが単独で生産しております。

何故なら他社の追随を許さない微細加工レベルに到達しているからです。

2018年10月現在、TSMCのみが7nmのプロセスルールにてチップの量産を達成しております。

さらに、TSMCは2019年第二四半期に5nmロジックデバイスをテープアウト予定であり、リスク生産を開始するとのことです。

半導体シェアトップに位置するTSMCの破竹の勢いは留まることを知りません。

Intel

言わずと知れた半導体業界の巨匠Intel。

これまでムーアの法則をリードしてきたIntelの功績は世界最大級であることに異論は無いでしょう。

このIntelですが、最近ではプロセスルールの更新がうまくいっておりません。

現に、10nmプロセスルールの開発は遅れに遅れ、2019年内のリリースを目標にしているという状況です。

なお、Intelに関しては一点注意が必要です。それは、Intelのみプロセスルールの定義が異なり、１世代進んでいるということです。

つまり、細かい理由については割愛しますが、Intelにとっての10nmは他社にとっての7nmレベルです。

SAMSUNG

学歴至上主義である韓国にてその頂点に君臨する選りすぐりのエリート達が集まるSAMSUNG。

SAMSUNGは「もっとも信頼されるファウンドリ」を目指しており、技術への飽くなき追求が見て取れます。

EUVリソグラフィという、まだ他社が実用化に至っていないが更なる微細化の上では必須となってくる最先端技術をいち早く導入し、2018年10月に7nmチップの製造を開始しました。

また、Intelの停滞を尻目に、2020年には3nmプロセスルールのリスク生産を行うと宣言しており、TSMCに追いつけ追い越せという鼻息の荒さが伝わります。

2018年内にEUVを用いた7nmプロセス、8LPP(8nm Low Power Plus)の改良版「8LPU」のリスク生産を開始し、2019年にEUVで5nm/4nm FinFET、18FDSのリスク生産、2020年にEUVで3nm GAA Fetプロセスのリスク生産を行なうと説明。
出典：Samsung、2020年にEUV露光による半導体量産を開始

GLOBALFOUNDRIES

GLOBALFOUNDRIESはあまり聞いたことがない会社かもしれませんが、ファウンダリとしてはトップ企業の一角を占めております。

14nmプロセスに到達後、他社が10nmに取り組む中、GLOBALFOUNDRIESは10nmプロセスはうまみがないためスキップし、7nmプロセスに果敢に挑戦するというリスクをとっておりました。

ところが先日、残念なニュースが報道されました。

それは、7nmプロセスの開発を無期限延期するとのことでした。

残念ながら、微細化技術追求の戦いの螺旋から脱落した、と見てよいでしょう。

7nm以下のスペックに対する顧客要求は少ないため、今後は14nmプロセスルールにて顧客の要求を満たすべく改善・開発を進めていくとのことです。

ベルギー研究機関imecの楽観的ロードマップ

ムーアの法則に追従する技術開発は困難を極めるも、なんとか食らいついていこうとする各社のたゆまぬ努力が見て取れました。

ところで、半導体プロセスルールの微細化はどこまで到達可能なのでしょうか？

ベルギーの研究機関であるimecは、上述のような悪戦苦闘中の業界事情にもかかわらず、以下のロードマップを2017年に公開して話題となりました。

出典：半導体の微細化はどこまで行けるのか?(2) EUVリソグラフィはいつから使われるのか?

ちょっと解像度が悪くて見にくいのですが、グラフの一番右を見ていただくと、2025年以降の領域に14Åと書かれております。

Å（オングストローム）はナノメートルの1/10を表す単位であり、14Åは1.4nmとなります。

つまり、ムーアの法則は健在であり、現状のシリコン材料ベースで今後も微細化を進めていくことが可能だとimecは楽観的に現状をとらえているようです。

imecが提案する3nm時代以降の次の一手

imecが到達可能であると主張し、SAMSUNGが2020年にリスク製造を開始するという3nmプロセスルールですが、具体的にどのような手法を用いていけばよいのでしょうか？

imecが提案する手法として、3nmプロセス以降の実現に向けた相補型FET技術があります。

ざっくり説明すると、平面に並べていたものを3次元的に積層化することで、使用面積を削減しようという手法です。

ただし、縦に積み上げると駆動電流の面で課題があるので、それを解決する手法としてGeのような高移動度チャンネル材料を用いたナノワイヤを使用すれば大丈夫であるという目途を得たとのことです。

3nm技術ノード(N3)を超えた微細化のための相補型FET(CFET)のプロセスは、最終的にFinFETより優れた性能を示し、消費電力と性能面でN3の要件を満たすことができ、スタンダードセル(SDC)とメモリSRAMセルの専有面積を50%拡大することができるとしている。
（中略）
imecの半導体技術およびシステム研究開発部門のEVPであるAn Steegen氏は、「半導体産業界は、さまざまな微細化技術を駆使して、FinFETを7nmや5nmに延命できるだろう。ただし、それ以降のデバイスでは、GAA構造が実用的な解決策になると見ている。GAAを採用すればFinFETプロセスの多くを再利用できるからである。しかし、GAA構造を実現するために横型ナノワイヤを用いると、チャンネル断面積が、FinFETに比べて狭くなってしまうという問題がある。単位面積当たりの電流駆動力を改善するためには、この横型ナノワイヤを縦に積み上げる必要がある。そうすると、寄生容量や寄生抵抗が増してしまう。この問題を解決するには、SiナノワイヤをGeのような高移動度チャンネル材料で置き換えて単位面積当たりの駆動電流を増加させることである。今回の研究により、5nmを下回る微細化デバイスの製造コストや面積や性能の要求にこたえられることが明らかになった」と今回の成果を説明している。
出典：imec、3nmプロセス以降の実現に向けた相補型FET技術を発表